

SM3 和 RIPEMD-160 杂凑函数的高效量子线路实现

邹剑^{1,2}, 郭楠生^{1,2}, 李俊康^{1,2}

(1. 福州大学计算机与大数据学院, 福建 福州 350108; 2. 福州大学网络系统信息安全福建省高校重点实验室, 福建 福州 350108)

摘要: 量子计算技术的发展对现有密码算法的安全性构成潜在威胁, 亟需高效的量子线路实现方案以支撑其安全性评估。为设计 SM3 和 RIPEMD-160 杂凑函数的低 T 深度高效量子线路, 采用了如下方法: 对于 SM3, 通过应用低 T 深度量子加法器以及量子组件的重新排列来优化整体线路; 对于 RIPEMD-160, 设计其布尔函数的低 T 深度量子实现, 优化其压缩函数的分层并行排列, 并首次构建其量子线路。结果显示, 所提出的 SM3 量子线路在 T 深度和 T 深度-量子比特数乘积成本 (T-DW-cost) 值上显著优于现有方案, T 深度达到 4 528; 首次实现的 RIPEMD-160 量子线路 T 深度为 4 454, 为 SM3 和 RIPEMD-160 在量子环境下的安全性评估提供了高效的线路实现方案。

关键词: 量子线路; SM3; RIPEMD-160; T 深度

中图分类号: TP393.0

文献标志码: A

DOI: 10.11959/j.issn.1000-436x.2025246

Efficient quantum circuit implementations of SM3 and RIPEMD-160 Hash functions

ZOU Jian^{1,2}, GUO Nansheng^{1,2}, LI Junkang^{1,2}

1. College of Computer and Data Science, Fuzhou University, Fuzhou 350108, China

2. Fujian Provincial Key Laboratory of Network Systems and Information Security, Fuzhou University, Fuzhou 350108, China

Abstract: The development of quantum computing technology poses potential threats to the security of existing cryptographic algorithms, making it urgent to develop efficient quantum circuit implementation schemes to support security assessments. To design low-T-depth and efficient quantum circuits for the SM3 and RIPEMD-160 Hash functions, the following methods were employed. For SM3, the overall circuit was optimized by applying low-T-depth quantum adders and reorganizing the quantum components. For RIPEMD-160, a low-T-depth quantum implementation of its Boolean functions was designed, the hierarchical parallel arrangement of its compression function was optimized, and its quantum circuit was constructed for the first time. The results show that the proposed SM3 quantum circuit significantly outperforms existing schemes in terms of T-depth and T-DW-cost, with a T-depth of 4 528. The first-time implemented RIPEMD-160 quantum circuit achieves a T-depth of 4 454. These provide efficient circuit implementation schemes for the security assessment of SM3 and RIPEMD-160 in quantum environments.

Keywords: quantum circuit, SM3, RIPEMD-160, T-depth

0 引言

量子计算技术的飞速演进, 使得对密码算法安全性的系统性评估成为当前信息安全领域的重要议

题。这一研究需求的迫切性源于学界的基本共识: 具备强大算力的量子计算机能够高效求解现有主流密码算法所基于的数学难题, 从而对当前密码体系

收稿日期: 2025-08-27; 修回日期: 2025-12-09

通信作者: 邹剑, fzuzoujian15@163.com

基金项目: 国家密码科学基金资助项目(No.2025NCSF02012)

Foundation Item: The National Cryptologic Science Fund of China (No.2025NCSF02012)

的安全性构成潜在威胁。具体而言,肖尔(Shor)算法^[1]可在多项式时间内完成整数分解操作,这对于依托大数分解机制的RSA(Rivest-Shamir-Adleman)加密算法^[2]、椭圆曲线密码算法(ECC, elliptic curve cryptography)^[3]而言,无疑构成了安全隐患。格罗弗(Grover)算法^[4]作为一种量子搜索方法,能够让传统的密钥穷举搜索效率实现平方根级别的提升,对高级加密标准(AES, advanced encryption standard)^[5]、安全哈希算法2(SHA-2, secure Hash algorithm 2)^[6]以及安全哈希算法3(SHA-3, secure Hash algorithm 3)^[7]等算法带来威胁。另外,西蒙(Simon)算法^[8]在解决特定函数的周期查找问题上展现出高效性,这也给对称密钥系统的安全带来了不容忽视的潜在挑战。在此背景下,对现有密码算法进行全面的安全性分析,以明确其在量子计算环境下的安全强度,成为一项关键任务。

在量子线路优化这一研究领域,相关研究工作主要围绕着2个核心方向展开:一是尽可能减少量子比特的使用数量,二是提升线路的容错性能。Grassl等^[9]针对AES的量子线路展开系统性探究,创新性地引入锯齿形(zig-zag)结构,构建出仅需40个量子比特的AES S盒线路。Almazrooie等^[10]通过优化乘法逆元线路,将AES-128所需的量子比特数降至976个。2020年,Langenberg等^[11]采用塔域分解技术,进一步将AES的S盒线路所需量子比特数缩减至32个,同时完成了AES-128量子线路的整体设计,整个设计共消耗864个量子比特。同年,Zou等^[12]在ASIACRYPT2020上提出了宽度为22个量子比特的AES S盒线路,通过对zig-zag结构进行改进,仅用512个量子比特便构建出AES-128的新型量子线路。Wang等^[13]提出一种线性密钥扩展方法,构建出了消耗400个量子比特AES-128量子线路。Li等^[14]通过自动化工具构建出了仅需20个量子比特的AES S盒量子线路和16个量子比特的AES S盒原地实现量子线路,提出了宽度为270个量子比特的AES-128量子线路。Huang等^[15]提出了2种构造向量布尔函数最小宽度实现的方法,并以此实现了9量子比特的AES S盒量子线路,以及5量子比特的SHA3 χ 函数量子线路。

量子线路深度是衡量量子线路性能的另一重要指标,它指的是线路中量子门的最大层数,同一层内可以包含多个并行运作的量子门。而在量子门

中,T门由于其独特的物理特性,实现成本远高于其他量子门,因此T深度,即量子线路中从输入到输出最长的T门路径长度,成为评估量子线路运行效率时不可或缺的关键指标。Li等^[16]针对S盒这一AES中的核心模块,提出了一种T深度为4的S盒线路,有效地将AES-128量子线路的整体T深度降低到了80。Huang等^[17]在2022年亚洲密码会议(ASIACRYPT2022)上提出了T深度为3和4的AES S盒量子线路及其逆线路。他们提出了一种通过线性变换将S盒线路转换为其逆量子线路的方法,并以此构建了T深度为60、量子比特数为374的AES-128量子线路。Lin等^[18]通过对经典线路进行重新排列,提出了AES S盒新的量子线路实现方案,该方案在线路宽度和深度代价之间进行了权衡。在同年的ASIACRYPT2023上,Liu等^[19]在不增加T深度的前提下,将AES S盒量子线路所需的辅助比特数减少到83个,同时提出了基于共享思想的组合管道架构,仅使用98个辅助量子比特就完成了AES S盒及其逆变换的量子线路的构建,显著降低了辅助量子比特的消耗。Shi等^[20]提出了一种新型优化深度的贪心算法,为AES的列混合变换(MixColumns, mixcolumns transformation)操作找到了受控非门(CNOT, controlled-NOT gate)深度为10的线路,同时提出了一种名为压缩流水线结构的新架构来合成AES量子线路,构建出T深度为33的AES-128量子线路。Huang等^[15]设计了T深度3的AES S盒的克利福德+T门基(Clifford+T, Clifford+T gate basis)紧凑线路,该线路在T门数、总深度及Clifford门数上均得到了显著优化。

SM3密码^[21]是由我国科研人员于2010年自主研发的杂凑算法,凭借其高安全性和可靠性,被广泛应用于数字签名、消息认证等诸多关键信息安全场景。在SM3的量子线路实现方面,2021年,Song等^[22]以优化线路宽度为核心目标,最终提出了消耗2 721量子比特的SM3量子线路。2022年,Zou等^[23]通过对SM3算法的内部逻辑与运算特性进行研究,分别针对量子比特数量和T深度,提出了2种优化实现方案。在低宽度量子线路设计方面,Zou等^[23]构建了一套仅需33个可复用辅助量子位的SM3量子线路,而在低T深度线路实现中,通过对非线性组件的量子线路优化设计,同时对SM3整体量子线路进行设计,使T深度达到25 344。




图3 QAND 门和 QAND† 门

1) 消息填充

在对消息进行处理之前, 需要先对消息进行填充操作, 目的是使消息的长度满足特定的要求, 便于后续的分组处理。假设消息 m 的长度为 l bit, 首先将 1 bit “1” 添加到消息的末尾。再添加 k 个 “0”, k 是满足 $l + 1 + k \equiv 448 \pmod{512}$ 的最小非负整数。最后添加一个 64 bit 串, 该比特串是 l 的二进制表示。填充后消息 m' 的长度为 512 的倍数。

2) 消息分组与扩展

消息 m' 需要分组, 将填充后的消息 m' 按 512 bit 分组, 每个分组用 $B^{(i)}$ 表示 $m' = B^{(0)}B^{(1)} \dots B^{(n-1)}$, 其中 $n = \frac{l + k + 65}{512}$ 。对于分组后的消息 $B^{(i)}$, 先将 $B^{(i)}$ 分成 16 个字 W_0, W_1, \dots, W_{15} , 按算法 1 进行扩展。

算法 1 SM3 消息扩展算法

输入 W_0, W_1, \dots, W_{15}

输出 $W_0, W_1, \dots, W_{67}, W'_0, W'_1, \dots, W'_{63}$

1) for $j = 16$ to 67 do

$$2) W_j \leftarrow P_1(W_{j-16} \oplus W_{j-9} \oplus (W_{j-3} \ll 15)) \oplus (W_{j-13} \ll 7) \oplus W_{j-6}$$

3) end for

4) for $j = 0$ to 63 do

$$5) W'_j \leftarrow W_j \oplus W_{j+4}$$

6) end for

其中 $P_1(X) = X \oplus (X \ll 15) \oplus (X \ll 23)$, 该算法将生成这些扩展后的消息用于后续的迭代压缩。

3) 迭代压缩

将消息 m' 与扩展后的消息 W 与 W' 共 132 个字按下列方式迭代。对于分组的消息 $B^{(i)}$ ($0 < i < n-1$), 运用迭代公式 $V^{(i+1)} = CF(V^{(i)}, B^{(i)})$ 进行迭代, 其中 CF 是压缩函数, $V^{(0)}$ 为 256 bit 初始值 $IV = 0x7380166f\ 4914b2b9\ 172442d7\ da8a0600\ a96f30bc\ 163138aa\ e38dee4d\ b0fb0e4e$, 迭代压缩的结果为 $V^{(n)}$ 。 CF 压缩函数的主要流程是利用 A 、 B 、 C 、 D 、 E 、 F 、 G 、 H 8 个大小为 32bit 的寄存器进行操

作, 在每一轮迭代压缩过程开始前会将 $V^{(i)}$ 的值以大端序存储到以上 8 个寄存器中, 之后进行迭代压缩过程。迭代压缩过程如算法 2 所示。

算法 2 迭代压缩算法

输入 $V_0, W_0, W_1, \dots, W_{67}, W'_0, W'_1, \dots, W'_{63}$

输出 V_n

1) for $j = 0$ to 63 do

$$2) SS1 \leftarrow ((A \ll 12) + E + (T_j \ll j)) \ll 7$$

$$3) SS2 \leftarrow SS1 \oplus (A \ll 12);$$

$$4) TT1 \leftarrow FF_j(A, B, C) + D + SS2 + W'_j;$$

$$5) TT2 \leftarrow GG_j(E, F, G) + H + SS1 + W_j;$$

$$6) D \leftarrow C;$$

$$7) C \leftarrow B \ll 9;$$

$$8) B \leftarrow A;$$

$$9) A \leftarrow TT1;$$

$$10) H \leftarrow G;$$

$$11) G \leftarrow F \ll 19;$$

$$12) F \leftarrow E;$$

$$13) E \leftarrow P_0(TT2);$$

其中 $P_0(X) = X \oplus (X \ll 9) \oplus (X \ll 17)$, FF_j 与 GG_j 为布尔函数, Con_j 为常量。其中所用到的布尔函数和常量 Con_j 如下。

$$FF_j(X, Y, Z) = \begin{cases} X \oplus Y \oplus Z, 0 \leq j \leq 15 \\ (X \wedge Y) \oplus (X \wedge Z) \oplus (Y \wedge Z), 16 \leq j \leq 63 \end{cases} \quad (1)$$

$$GG_j(X, Y, Z) = \begin{cases} X \oplus Y \oplus Z, 0 \leq j \leq 15 \\ (X \wedge Y) \oplus (\neg X \wedge Z), 16 \leq j \leq 63 \end{cases} \quad (2)$$

$$Con_j = \begin{cases} 0x79cc4519, 0 \leq j \leq 15 \\ 0x7a879d8a, 16 \leq j \leq 63 \end{cases} \quad (3)$$

1.3 RIPEMD-160

RIPEMD-160 是一种杂凑函数, 设计是为了应对 RIPEMD 算法在安全性上可能存在的隐患, 提供更高的安全性和可靠性。它能够将任意长度的输入消息转换为一个 160 bit 的固定长度输出。

RIPEMD-160 的流程如图 4 所示，下面将对 RIPEMD-160 的具体流程进行详细介绍。




图 4 RIPEMD-160 流程

1) 消息填充与分组

RIPEMD-160 的消息填充流程与 SM3 类似。首先，在消息的末尾添加一个“1” bit。接着，添加若干个“0” bit，使填充后的消息总长度 l 满足 $l \equiv 448 \pmod{512}$ 。最后，在填充后的消息末尾添加一个 64 bit 的整数，该整数表示原始消息的长度（以 bit 为单位）。经过填充后的消息被分割成若干个 512 bit 的分组，设分组个数为 N ，分别记为 $M_0, M_1, M_2, \dots, M_{N-1}$ 。每个 512 bit 的分组会被进一步划分为 16 个 32 bit 字，每个字写为 $X[i]$ 。

2) 初始化链接变量

RIPEMD-160 使用左右两分支各 5 个 32 bit 的链

接变量来保存中间结果和生成最终的消息摘要，这些链接变量的初始值分别为： $h_0=0x67452301, h_1=0xfcdab89, h_2=0x98badcfe, h_3=0x10325476, h_4=0xc3d2e1f0$ 。初始化左右 2 条分支的变量：左分支 $A=h_0, B=h_1, C=h_2, D=h_3, E=h_4$ ，右分支 $A'=h_0, B'=h_1, C'=h_2, D'=h_3, E'=h_4$ 。

3) 压缩函数处理

压缩函数是 RIPEMD-160 的核心部分，其压缩函数独特之处在于双并行处理线，各含 80 步（5 轮 \times 16 步/轮）。在 2 轮处理结束后，需要将处理前的链接变量与处理后的中间结果进行相加，得到新的链接变量值，作为下一个消息分组处理的初始链接变量。

左分支压缩函数单步计算过程如下：计算中间值 $T = \text{rol}_s[j](A + f(B, C, D) + X[r(j)] + K(j)) + E$ ，其中 $\text{rol}_s[j]$ 表示循环左移 $s(j)$ 位。加号表示为模 2^{32} 加法运算。 $X[r(j)]$ 代表输入的 16 个输入字块中的第 $r[j]$ 块。 $s[j], r[j]$ 的值已事先定义好， $K(j)$ 为 32 bit 固定轮常量。 f 函数在每一轮中有不同的定义，具体为

$$\begin{cases} f_1(B, C, D) = B \oplus C \oplus D, 0 \leq j \leq 15 \\ f_2(B, C, D) = (B \wedge C) \vee (\neg B \wedge D), 16 \leq j \leq 31 \\ f_3(B, C, D) = (B \vee \neg C) \oplus D, 32 \leq j \leq 47 \\ f_4(B, C, D) = (B \wedge D) \vee (C \wedge \neg D), 48 \leq j \leq 63 \\ f_5(B, C, D) = B \oplus (C \vee \neg D), 64 \leq j \leq 79 \end{cases} \quad (4)$$

右分支压缩函数与左分支在布尔函数的应用顺序、消息子分组的选取顺序、轮常数的取值、循环左移的移位量存在不同。

4) 生成最终消息摘要

当所有的消息分组都经过压缩函数处理后，最后得到的链接变量的值连接起来，就构成了 160 bit 的 RIPEMD-160 消息摘要。结果生成的过程如式(5)所示。

$$\begin{cases} h_0 = h_1 + C + D' \\ h_1 = h_2 + D + E' \\ h_2 = h_3 + E + A' \\ h_3 = h_4 + A + B' \\ h_4 = h_3 + B + C' \end{cases} \quad (5)$$

2 SM3 的低 T 深度量子线路实现

2.1 低 T 深度量子加法器

在 SM3 和 RIPEMD-160 中，模加器是不可或缺的基础组件。为了实现低代价的量子加法器，目前

学界学者做了如下研究工作。Cuccaro 等^[29]提出了一种新的量子串行进位加法器,其特点是只消耗 1 个辅助比特,但需要 61 个 Toffoli 深度。Draper 等^[30]提出了量子超前进位加法器,显著降低了量子加法器的 Toffoli 深度。Wang 等^[31]在文献[30]提出的量子超前进位加法器的基础上进行研究,进一步降低了量子模加器的 Toffoli 深度。出于减少量子比特消耗的考量,由于文献[31]所提出的量子加法器非原地实现,因此本文同时使用文献[31]所提出的量子加法器和文献[30]的量子加法器。在后文中统一称文献[31]所提出的量子加法器为加法器 1,称文献[30]所提出的量子加法器为加法器 2。为了降低 T 深度,本文将这 2 种加法器中的 Toffoli 门统一替换成 QAND 门。

加法器 1 探索了经典计算中算术线路在量子线路中的应用,通过采用斯克兰斯基 (Sklansky) 并行前缀树结构^[32],引入辅助量子位实现输入比特的并行计算。以下概述实现模 2^4 加法器的步骤,该步骤描述了加法器 1,具体实现如图 5 所示,其中, a_0 、 a_1 、 a_2 、 a_3 和 b_0 、 b_1 、 b_2 、 b_3 分别为加法器 1 的 2 个输入的低位到高位, s_0 、 s_1 、 s_2 、 s_3 为加法器 1 的输出。




图 5 模 2^4 量子超前进位加法器

加法器 1 的运行过程可分为以下 4 个步骤。

步骤 1: 计算每位的生成信号 g 与传播信号 p 。在超前进位加法器中, g 信号表示当前比特在加法运算中是否需要向高位生成进位, p 信号表示当前比特是否需要向高位传播进位。

步骤 2: 采用 Sklansky 量子前缀树结构计算 g 信号值和 p 信号值的传播。

步骤 3: 使用 QAND[†] 门重置中间变量的辅助量子位。

步骤 4: 通过得到的每一位进位 $g[0,n]$ 计算最终结果。为了降低 T 深度, 本文将文献[30-31]中的加法器中的 Toffoli 门用 QAND 门和 QAND[†] 门替换, 量子加法器资源消耗如表 2 所示。其中, 文献[31]的加法器的计算需要 2 个 32 bit 的加数参与, 需要 32 个量子比特来存储计算结果, 需要 179 个可复位的辅助量子比特 (包括 QAND 和 QAND[†] 门以及其中并行计算所需要的辅助量子比特)。

表 2	模 2^{32} 量子模加法器资源对比				
来源	T 深度	量子比特数	T 门	CNOT 门	1qcliff 门
文献[29]	183	61	427	157	58
文献[30]	22	117	1 016	2 663	1 840
文献[31]	8	275	1 088	2 468	845

2.2 SM3 量子线路整体实现

在每轮的消息扩展与迭代压缩量子线路中, 首先需要计算当前轮的扩展字 $W_j = P_1(W_{j-16} \oplus W_{j-9} \oplus (W_{j-3} \ll 15)) \oplus (W_{j-13} \ll 7) \oplus W_{j-6}$ 。其中 P_1 部分使用了 Zou 等^[23]实现的就地量子实现, 需要消耗 68 个 CNOT 门, 除 P_1 外的消息拓展线路使用了 4 个 32 bit 的 CNOT 运算, 消耗 $4 \times 32 = 128$ 个 CNOT 门, 在共计 64 轮的消息扩展部分共需消耗 $16 \times 32 = 512$ 量子比特。同时, 并行执行 FF 和 GG 以得到 $FF_j(A, B, C)$ 和 $GG_j(E, F, G)$, 如式(1)、式(2)所示, 当 $0 \leq j \leq 15$ 时, FF 与 GG 不需要消耗 T 门, 此时 FF、GG 消耗 $3 \times 2 \times 32 = 192$ 个 CNOT 门; 当 $16 \leq j \leq 63$ 时, FF 与 GG 分别为 MAJ 与 CH 函数。本文使用了 Yang 等^[24]所设计的多数门 (MAJ, majority gate) 的非就地结构的量子线路 FF 及其逆线路 FF^\dagger , 其中 FF 的 T 深度为 1, 消耗 1 个辅助比特, FF^\dagger 的 T 深度为 0, 不消耗辅助比特。对于布尔函数 CH, 本文使用 Zou 等^[23]给出的非就地结构的量子线路 GG, 其 T 深度为 1, 消耗 1 个辅助比特。对于逆线路 GG^\dagger , 其 T 深度为 0 且不消耗辅助比特。这 2 种设计在 T 深度消耗上均较低。各需要 $4 \times 32 = 128$ 个 T 门 (包括 T[†] 门), 在此过程中消耗一个 T 深度。FF、GG 共消耗 $(11+10) \times 32 = 672$ 个 CNOT 门。本节所用到的 FF、 FF^\dagger 、GG、 GG^\dagger 分别如图 6(a)~(d) 所示。

为了优化 T 深度, 本文探索了 SM3 量子线路压




图6 FF、FF[†]、GG、GG[†]量子线路

缩函数中各组件的并行可能性，使用 2.1 节中提到的模 32 量子超前进位加法器和上文提到的布尔函数 FF 与 GG。在 SM3 压缩函数的量子线路中，当计算出 $FF_j(A,B,C)$ 与 $GG_j(E,F,G)$ 之后，采用一系列的模加器与循环左移操作，本文根据模加器的并行运算方式将其分为 7 层，下文中若无具体说明，则默认使用的是 2.1 节中提到的加法器 1。SM3 压缩函数的量子线路如图 7 所示。

第一层：并行计算 $W_{j-4} + GG_j(E,F,G)$ 、 $W_j + FF_j(A,B,C)$ 、 $E_{j-4} + (A_{j-4} \ll 12)$ 3 个加法。

第二层：计算 $(E_{j-4} + A_{j-4} \ll 12) + (T_{j-4} \ll j-4)$ ，在这之后，将其内容左移 7 bit 得到 SS1，再与 $A_{j-4} \ll 12$ 进行异或操作得到 SS2。

第三层：并行执行 $(W_j + FF_j(A,B,C)) + SS2$ 、 $(W_{j-4} + GG_j(E,F,G)) + SS1$ 。

第四层：计算 $TT1 = (W_j + FF_j(A,B,C) + SS2) + D_{j-4}$ 与 $TT2 = (W_{j-4} + GG_j(E,F,G) + SS1) + H_{j-4}$ ，注意此处使用的是原地实现的加法器 2，将计算的结果存储在原本存储 D_{j-4} 和 H_{j-4} 的量子比特上。至此已经完成了对中间值 TT1、TT2 的计算，然而为了实现量子比特复用，减少量子比特消耗，本文还需要逆序执行前面 3 层加法器操作来对辅助量子比特复位。

在这 7 层量子线路中，除了第四层中用到的是加法器 2，其余都是加法器 1。因此共需要 $12 \times 1\ 088 + 2 \times 1\ 016 = 15\ 088$ 个 T 门、 $12 \times 2\ 468 + 2 \times 2\ 663 =$

$34\ 942$ 个 CNOT 门、 $12 \times 845 + 1\ 840 \times 2 = 13\ 820$ 个 1qcliff 门。T 深度为 $6 \times 8 + 22 = 70$ ，加法器并行数量最多的为第 1 层，同时需要 3 个加法器并行，因此需要 $179 \times 3 = 537$ 个可复位的辅助量子比特。

在此之后，通过执行 FF^\dagger 与 GG^\dagger 将 FF 与 GG 所用的量子比特进行还原，再经过一些移位交换操作便可得到下一轮迭代压缩的输入。由于 FF^\dagger 与 GG^\dagger 都不含 T 门，此步骤不需要消耗 T 深度，当 $0 \leq j \leq 15$ 时， FF^\dagger 与 GG^\dagger 消耗 $3 \times 2 \times 32 = 192$ 个 CNOT 门；当 $16 \leq j \leq 63$ 时， FF^\dagger 与 GG^\dagger 消耗 $(4+3) \times 32 = 224$ 个 CNOT 门。

综上，本文设计的 SM3 量子线路产生最终输出结果需要 $j=16 \sim 63$ 共计 48 轮的 FF、GG 共 $128 \times 2 \times 48 = 12\ 288$ 个 T 门（包括 T^\dagger 门），加法器中消耗 $15\ 088 \times 64 = 965\ 632$ 个 T 门，共计 977 920 个 T 门。消息扩展部分与压缩函数中消耗 $32 \times 8 \times 64 = 16\ 384$ 个 CNOT 门，FF 与 GG 消耗 $192 \times 16 + 672 \times 48 = 35\ 328$ 个 CNOT 门， FF^\dagger 与 GG^\dagger 消耗 $192 \times 16 + 224 \times 48 = 13\ 824$ 个 CNOT 门， $P0(X)$ 和 $P1(X)$ 共消耗 $68 \times 2 \times 64 = 8\ 704$ 个 CNOT 门，加法器部分消耗 $34\ 942 \times 64 = 2\ 236\ 288$ 个 CNOT，共计 2 310 528 个 CNOT 门。加法器部分消耗 $13\ 820 \times 64 = 884\ 480$ 个 1qcliff 门。FF 与 GG 及其逆线路共消耗 $(3+4+3+4) \times 32 \times 48 = 21\ 504$ 个 1qcliff 门，共计 905 984 个 1qcliff 门。线路的消息扩展部分需要 $16 \times 32 = 512$ 量子比特，迭代压缩部分 A~H 寄存器需要 $8 \times 32 = 256$ 量子比特，由于在每轮加法深度中最多使用了 3 个加法器并行，需要 537 个可复位的辅助量子比特，FF 和 GG 中需要 $32 \times 2 = 64$ 个可复位的量子比特来存储结果，共计 $512 + 256 +$




图7 SM3 压缩函数量子线路

537+64 = 1 369 个量子比特。T深度为70×16+(1+70)×48=4 528。T-DW-cost 值为 1 369×4 528=6 198 832。

3 RIPEMD-160 的低 T 深度量子线路实现

3.1 RIPEMD-160 布尔函数的量子实现

RIPEMD-160 压缩函数中的 5 个布尔函数的运算逻辑是整个算法的核心组成部分，如式(4)所示。由于这 5 个函数中存在非线性运算，将它们映射到量子线路时会产生一定的 T 深度。因此，针对 RIPEMD-160 的 5 个布尔函数，本文分别设计了量子线路实现方案，核心目标是在保证函数运

算逻辑正确性的前提下，降低 T 深度。以下将详细阐述这 5 个布尔函数的量子线路设计思路，如图 8 所示。

对于 $f_1 = B \oplus C \oplus D$ ，其中并不存在非线性操作，因此本文只需要使用 3 个 CNOT 门来实现 f_1 及其逆线路。如图 8(a) 所示。

对于 $f_2 = (B \wedge C) \vee (\neg B \wedge D)$ ，根据数字逻辑原理进行设计， $(B \wedge C) \vee (\neg B \wedge D)$ 等价于 $\neg(\neg(B \wedge C) \wedge \neg(\neg B \wedge D))$ 。据此，先将 B 复制到一个辅助量子比特上，并对该辅助量子比特执行量子非门，得到 $\neg B$ ，接着分别对 B 、 C 和 $\neg B$ 、 D 执行




图8 RIPEND-160布尔函数的量子线路设计

QAND 门，将 $(B \wedge C)$ 和 $(\neg B \wedge D)$ 的结果暂存到 2 个量子比特上，接着对这 2 个量子比特执行量子非门和 QAND 门，得到 $\neg(B \wedge C) \wedge \neg(\neg B \wedge D)$ ，最后执行量子非门，至此便实现了 $\neg(\neg(B \wedge C) \wedge \neg(\neg B \wedge D))$ ，即 $f_2 = (B \wedge C) \vee (\neg B \wedge D)$ 。同理，对于其逆线路 f_2^\dagger 的实现，先对其执行一个量子非门，得到 $\neg(B \wedge C) \wedge \neg(\neg B \wedge D)$ ，对其执行一次 QAND[†] 门将其复位，接着分别对 $\neg(B \wedge C)$ 和 $\neg(\neg B \wedge D)$ 执行量子非门和 QAND[†] 门将其复位。至此，完

成了对 f_2 和 f_2^\dagger 的量子线路设计， f_2 消耗 2 个 T 深度， f_2^\dagger 不消耗 T 深度。对于 $f_4 = (B \wedge D) \vee (C \wedge \neg D)$ ，只需要交换 f_2 量子线路的 B 和 D 即可实现。 f_2 量子线路如图 8(b) 所示， f_2^\dagger 量子线路如图 8(c) 所示

对于 $f_3 = (B \vee \neg C) \oplus D$ ，同样根据数字逻辑原理进行设计， $(B \vee \neg C) \oplus D$ 等价于 $\neg(\neg B \wedge C) \oplus D$ 。据此，先对 B 执行量子非门得到 $\neg B$ ，接着对 $\neg B$ 、 C 执行一个 QAND 门，得到 $(\neg B \wedge C)$ ，接着对 $(\neg B \wedge C)$ 执行量子非门，至此便实现了 $\neg(\neg B \wedge C)$

要对存储 $f(B,C,D)$ 结果的量子比特执行 f^\dagger 操作使其复位, 并对 C 进行循环左移 10 位的操作以得到下一步压缩函数的输入 D 。

下面计算一轮轮函数加法操作所需的量子资源数。注意到, 一轮轮函数操作中需要进行 6 次量子加法器 1 操作与 1 次量子加法器 2 操作, 即共消耗 $1\ 088 \times 6 + 1016 \times 1 = 7\ 544$ 个 T 门, $2\ 468 \times 6 + 2\ 663 \times 1 = 17\ 471$ 个 CNOT 门, $845 \times 6 + 1\ 840 \times 1 = 6\ 910$ 个 1qcliff 门, $179 \times 2 + 32 \times 3 = 454$ 个可复位的辅助量子比特, T 深度为 $4 \times 8 + 22 = 54$ 。

每轮布尔函数的量子资源数可以计算如下, 0~15 轮的 f_1 和 f_1^\dagger 需要 $6 \times 16 = 96$ 个 CNOT 门, 需要 32 个可复位的量子比特用于存储 f_1 的结果; 16~31 轮的 f_2 和 f_2^\dagger 需要 $12 \times 16 = 192$ 个 T 门、 $29 \times 16 = 464$ 个 CNOT 门, $25 \times 16 = 400$ 个 1qcliff 门, 需要 $32 \times 4 = 128$ 个可复位的量子比特用于存储 f_2 的结果以及中间的临时结果, T 深度为 $2 \times 16 = 32$ 。32~47 轮的 f_3 和 f_3^\dagger 需要 $4 \times 16 = 64$ 个 T 门、 $10 \times 16 = 160$ 个 CNOT 门, $9 \times 16 = 144$ 个 1qcliff 门, 需要 32 个可复位的量子比特用于存储 f_3 的结果, T 深度为 16。48~63 轮需要的资源与 16~31 轮相同, 64~79 轮需要的资源与 32~47 轮相同。右分支量子线路所需要的资源与左分支相同。

综上, 压缩函数的左右分支共需要 $7\ 544 \times 80 + 192 \times 2 + 64 \times 2 = 604\ 032$ 个 T 门、 $17\ 471 \times 80 + 464 \times 2 + 160 \times 2 = 1\ 398\ 928$ 个 CNOT 门, $6\ 910 \times 80 + 400 \times 2 + 144 \times 2 = 553\ 888$ 个 1qcliff 门, 需要 $5 \times 32 = 160$ 个量子比特来存储 5 个寄存器的初始值, $454 + 128 + 32 = 614$ 个可复位的辅助量子比特。因此, 左右两分支共需要 1 208 064 个 T 门, 2 797 856 个 CNOT 门, 1 107 776 个 1qcliff 门, $160 \times 2 + 614 \times 2 = 1\ 548$ 个量子比特, T 深度为 $54 \times 80 + 32 \times 2 + 16 \times 2 = 4416$ 。除此之外, 还需要 10×32 个量子比特来存储轮常量 $K(j)$ 的值。

为了计算最终的输出结果, 还需要执行如式(5)所示的加法运算。采用如图 10 所示的量子线路设计, 需要 10 个量子加法器 1 和 5 个量子加法器 2。共需要 $1\ 088 \times 10 + 1\ 016 \times 2 = 12\ 912$ 个 T 门, $2\ 468 \times 10 + 2\ 663 \times 2 = 30\ 006$ 个 CNOT 门, $845 \times 10 + 1\ 840 \times 2 = 12\ 130$ 个 1qcliff 门, 以及 $179 \times 5 = 895$ 个可复位的辅助量子比特, 小于左右两分支压缩函数所需要的可复位的量子比特, 因此无需重复计算, T 深度为 38。




图 10 RIPEMD-160 输出计算的量子线路设计

综上, 本文所设计的 RIPEMD-160 量子线路产生 160 bit 输出结果共需要 $1\ 208\ 064 + 12912 = 1\ 220\ 976$ 个 T 门, $2\ 797\ 856 + 30\ 006 = 2\ 27\ 862$ 个 CNOT 门, $1\ 107\ 776 + 12130 = 1\ 119\ 906$ 个 1qcliff 门, 168 个量子比特, T 深度为 $4\ 416 + 38 = 4\ 454$ 。T-DW-cost 为 $1\ 868 \times 4454 = 8320\ 072$ 。

4 结束语


本文面向量子计算对密码算法带来的安全评估需求, 研究了 SM3 与 RIPEMD-160 种杂凑函数的高效量子线路实现问题。首先, 通过引入低 T 深度量子加法器并对量子组件进行重新排列, 提出了一种新型低 T 深度 SM3 量子线路, 该量子线路在 T 深度与 T-DW-cost 上均优于现有方案。其次, 针对 RIPEMD-160, 首次构建了其布尔函数的低 T 深度量子实现, 并优化压缩函数的分层并行结构, 成功实现其量子线路, T 深度仅为 4 454, 显著降低了资源消耗。在未来的工作中, 我们将对量子比特数展开优化, 通过改进量子组件复用策略、优化线路布局等方式, 进一步降低资源开销。同时, 将本文提出的低 T 深度量子线路设计方法推广至更多杂凑函数与对称密码算法, 探索其在不同类型密码方案量子实现中的适配性与有效性, 为密码算法的量子安全性评估提供更全面的技术支撑。

参考文献:

- [1] SHOR P W. Algorithms for quantum computation: discrete logarithms and factoring[C]//Proceedings of the 35th Annual Symposium on Foundations of Computer Science. Piscataway: IEEE Press, Aug. 2002: 124-134.
- [2] MILANOV E. The RSA algorithm[J]. RSA laboratories, 2009, 1(11): 1-11.
- [3] KOBLITZ N, MENEZES A, VANSTONE S. The state of elliptic curve cryptography[J]. Designs, Codes and Cryptography, 2000, 19(2): 173-193.
- [4] GROVER L K. A fast quantum mechanical algorithm for database search[C]//Proceedings of the Twenty-Eighth Annual ACM Symposium on Theory of Computing - STOC'96. New York: ACM Press, 1996:

- 212-219.
- [5] SELENT D. Advanced encryption standard[J]. Rivier Academic Journal, 2010, 6(2): 1-14.
- [6] PENARD W, VAN WERKHOVEN T. On the secure hash algorithm family[J]. Cryptography in Context, 2008: 1-18.
- [7] DWORKIN M J. SHA-3 standard: permutation-based hash and extendable-output functions[R].2015.
- [8] SIMON D R. On the power of quantum computation[J]. SIAM Journal on Computing,1997, 26(5): 1474-1483.
- [9] GRASSL M, LANGENBERG B, ROETTELER M, et al. Applying Grover's algorithm to AES: quantum resource estimates[C]//Proceedings of the 7th International Workshop on Post-Quantum Cryptography. Berlin: Springer, 2016: 29-43.
- [10] ALMAZROOIE M, SAMSUDIN A, ABDULLAH R, et al. Quantum reversible circuit of AES-128[J]. Quantum Information Processing, 2018, 17(5): 112.
- [11] LANGENBERG B, PHAM H, STEINWANDT R. Reducing the cost of implementing the advanced encryption standard as a quantum circuit[J]. IEEE Transactions on Quantum Engineering, 2020, 1: 2500112.
- [12] ZOU J, WEI Z H, SUN S W, et al. Quantum circuit implementations of AES with fewer qubits[C]//International Conference on the Theory and Application of Cryptology and Information Security. Berlin: Springer, 2020: 697-726.
- [13] WANG Z G, WEI S J, LONG G L. A quantum circuit design of AES requiring fewer quantum qubits and gate operations[J]. Frontiers of Physics, 2022, 17(4): 41501.
- [14] LI Z Q, GAO F, QIN S J, et al. New record in the number of qubits for a quantum implementation of AES[J]. Frontiers in Physics, 2023, 11: 1171753.
- [15] HUANG Z Y, ZHANG F X, LIN D D. Constructing quantum implementations with the minimal t-depth or minimal width and their applications[C]//Annual International Conference on the Theory and Applications of Cryptographic Techniques. Berlin: Springer, 2025: 155-185.
- [16] LI Z Q, CAI B B, SUN H W, et al. Novel quantum circuit implementation of advanced encryption standard with low costs[J]. Science China Physics, Mechanics & Astronomy, 2022, 65(9): 290311.
- [17] HUANG Z Y, SUN S W. Synthesizing quantum circuits of AES with lower T-depth and less qubits[C]//International Conference on the Theory and Application of Cryptology and Information Security, Berlin: Springer, 2022: 614-644.
- [18] LIN D, XIANG Z J, XU R Q, et al. Optimized quantum implementation of AES[J]. Quantum Information Processing, 2023, 22(9): 352.
- [19] LIU Q, PRENEEL B, ZHAO Z, et al. Improved quantum circuits for AES: reducing the depth and the number of qubits[C]//International conference on the theory and application of cryptology and information security. Berlin: Springer, 2023: 67-98.
- [20] SHI H T, FENG X T. Quantum circuits of AES with a low-depth linear layer and a new structure[C]//International Conference on the Theory and Application of Cryptology and Information Security. Berlin: Springer, 2024: 358-395.
- [21] 王小云, 于红波. SM3 密码杂凑算法[J]. 信息安全研究, 2016(11): 983-994.
WANG X Y, YU H B. SM3 cryptographic hash algorithm[J]. Journal of Information Security Research, 2016(11): 983-994.
- [22] SONG G, JANG K, KIM H, et al. Grover on SM3[C]//International Conference on Information Security and Cryptology. Berlin: Springer, 2021: 421-433.
- [23] ZOU J, LI L J, WEI Z H, et al. New quantum circuit implementations of SM4 and SM3[J]. Quantum Information Processing, 2022, 21(5): 181.
- [24] 杨婷玉, 张莎莎, 向泽军, 等. SM3 算法的低 T 深度与低宽度量子优化实现[J]. 中国科学: 物理学 力学 天文学, 2025, 50: 013002.
YANG T Y, ZHANG S S, XIANG Z J, et al. Optimized quantum implementations of SM3 with low T-depth and low width[J]. Scientia Sinica (Physica, Mechanica & Astronomica), 2025, 50: 013002.
- [25] DOBBERTIN H, BOSSELAERS A, PRENEEL B. RIPEMD-160: a strengthened version of RIPEMD[C]//International Workshop on Fast Software Encryption. Berlin: Springer, 1996: 71-82.
- [26] RIVEST R. The MD5 message-digest algorithm[R]. 1992.
- [27] AMY M, MASLOV D, MOSCA M, et al. A meet-in-the-middle algorithm for fast synthesis of depth-optimal quantum circuits[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2013, 32(6): 818-830.
- [28] JAQUES S, NAEHRIG M, ROETTELER M, et al. Implementing Grover oracles for quantum key search on AES and LowMC[C]//Annual International Conference on the Theory and Applications of Cryptographic Techniques. Berlin: Springer, 2020: 280-310.
- [29] CUCCARO S A, DRAPER T G, KUTIN S A, et al. A new quantum ripple-carry addition circuit[J]. arXiv Preprint, arXiv: 0410184, 2004.
- [30] DRAPER T G, KUTIN S A, RAINS E M, et al. A logarithmic-depth quantum carry-lookahead adder[J]. Quantum Information & Computation, 2006, 6(4): 351-369.
- [31] WANG S Y, MONDAL A, CHATTOPADHYAY A. Optimal toffoli-depth quantum adder[J]. ACM Transactions on Quantum Computing, 2025, 6(3): 1-16.
- [32] SKLANSKY J. Conditional-sum addition logic[J]. IRE Transactions on Electronic Computers, 1960, 9(2): 226-231.


[作者简介]



邹剑 (1985-), 男, 福建福州人, 博士, 福州大学副教授、硕士生导师, 主要研究方向为对称密码分析、量子计算。



郭楠生 (2001-), 男, 回族, 福建泉州人, 福州大学硕士生, 主要研究方向为线路实现、S 盒优化。



李俊康 (2000-), 男, 福建宁德人, 福州大学硕士生, 主要研究方向为线路实现、S 盒优化。